数字逻辑电路时钟的设计方法|自然科学类机械自动化类机械仪器类本科毕业论文|无忧论文网

WWW.51LUNWEN.COM 无忧论文网

| 无忧英国论文网 | 无忧免费论文网|【英国·澳大利亚·新西兰·加拿大·美国·荷兰】

2008/12/2 星期二	论文首页 \|	留学论文 \|	硕士论文 \|	MBA论文 \|	金融硕士 \|	博士论文 \|	代写论文 \|	代写Assignment\|	翻译服务 \|	支付方式
	论文下载 \|	论文写作 \|	论文格式 \|	本科论文 \|	论文老师 \|	论文出售 \|	论文发表 \|	发表供需\|	教育导航	我的无忧

无忧论文网论文下载中心

[自然科学类][机械自动化类][机械仪器类]数字逻辑电路时钟的设计方法

本类导航
机械自动化类 →机械仪器类 →自动化 →人工智能 →汽车制造

本专业最热门的论文
数字逻辑电路时钟的设计方法(5098)
C630普通车床尾座上体加工工艺规程及其夹具设计(4711)
2110型柴油机气缸盖加工工艺规程设计及夹具设计(3220)
XX大学学位论文:PRO/E二次开发及其在活塞模具设计中的应用（附开题报告）(3049)
利用通用变频器和PLC实现了对电梯的控制研究(2177)

英语论文硕士论文论文下载论文发表

支付方式咨询：357500023@qq.com

论文题目：数字逻辑电路时钟的设计方法

论文编号： lw200612261435182788

编辑：

论文属性：本科毕业论文

论文国籍：

论文语言：中文

登出日期： 2006-12-26

点击次数：5097

论文字数：13042

购买价格： 200

注明：

参考相关附件：

论文大纲，目录

关键词搜索：机械仪器类论文 本科毕业论文

各章小结
1、数字逻辑电路的设计方法
数字逻辑电路通常分为组合逻辑电路与时序逻辑电路。在组合逻辑电路中，任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来的状态无关。而时序逻辑电路中，任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态。组合逻辑电路通常由门电路构成，而时序逻辑电路则由门电路与触发器共同组成。
本章介绍了数字电路系统设计和数字电路仿真软件EWB的一般方法和基本步骤。本设计的单元电路均在EWB软件中仿真通过。
2、计数器工作原理
本章详细叙述了异步计数器的工作原理，以及用中规模集成电路组成任意进制计数器的基本方法，即复位和置位法，尤其是本设计需要的24进制和60进制计数的设计步骤，为下一章设计电子钟作好准备。
3、电子钟的设计
本章详细介绍了电子钟各单元电路的设计过程，包括：时、分、秒显示电路；24进制和60进制计数器；校时电路；整点报时电路以及触摸整点报时电路。
文中的缩语
SSI（Small Scale Integration）小规模集成电路
MSI（Medium Scale Integration）中规模集成电路
LSI（Large Scale Integration）大规模集成电路
ASM图 (Algorithmic-State-Machine charts)算法状态机图，是用一些特定符号按规定的连接方式描述数字系统的功能。
MDS图（Mnemonic Documented State）MDS图与状态图十分相似，但MDS图比状态图简练，并且扩展了状态图的功能，用MDS图表示控制器的控制过程时，既方便清晰有具有较大的灵活性。
EWB(E1ectmnics workbench)电子工作台
TTL(Transistor- Transistor Logic)三极管-三极管逻辑门电路
CMOS(Complementary metal-oxiode-semiconductor)互补型金属-氧化物-半导体
LED(Light emitting diode)发光二极管
LCD(Liquid Crystal Display)液晶显示器
BCD(binary coded decimal)二-十进制编码

1、数字逻辑电路的设计方法
数字逻辑电路通常分为组合逻辑电路与时序逻辑电路。在组合逻辑电路中，任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来的状态无关。而时序逻辑电路中，任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态。组合逻辑电路通常由门电路构成，而时序逻辑电路则由门电路与触发器共同组成。实际应用中，更多的是由组合逻辑电路与时序逻辑电路共同组成的数字电路系统。
1.1、组合逻辑电路的设计步骤与竞争冒险的消除
组合逻辑电路的设计通常按以下步骤进行：
① 根据设计要求列出真值表；
② 由真值表画逻辑函数的卡诺图；
③ 简化逻辑函数，得出最简逻辑函数式；
④ 画逻辑电路图；
⑤ 电路安装与测试。
组合逻辑电路设计中，假定电路的输入、输出任何时刻都处于稳定的逻辑电平。但是在时钟脉冲的作用下，由于信号的传输途径不同和门的传输延迟时间不等，以致当一个门的两个输入信号同时向相反方向转换时，可能出现竞争冒险使输出产生不应有的尖峰干扰脉冲，如果是触发器作为输出负载，有可能造成逻辑混乱。因此要采取措施消除竞争冒险。如引入封锁脉冲，接入高频滤波电容（几百皮法的小电容）或者修改电路。
无忧论文【http://www.uklunwen.com】

到此处购买>>

上一篇：建筑工程质量管理理论和方法研究下一篇：我国农村金融组织体系的缺陷及其成因

最新论文

Cross-Listing and the Geography of Firms’ Ownership

Cross-Listing and Legal Bonding: Evidence from Mergers and Acquisitions

Cross-Listing and Corporate Governance: Bonding or Avoiding?

Corporate Governance Reform and International Listing: Case of the Bank of China (Hong Kong)

校园网站设计

英语专业毕业论文-英语委婉语的交际功能

英语毕业论文:Collaborative Principled Negotiation

英语专业毕业论文题目汇总

图书馆管理系统

【论文首页】【设为主页】【大中小】【加入收藏】【打印本文】【回到顶部】

2008/12/2 星期二	论文首页 \|	留学论文 \|	硕士论文 \|	MBA论文 \|	金融硕士 \|	博士论文 \|	代写论文 \|	代写Assignment\|	翻译服务 \|	支付方式
	论文下载 \|	论文写作 \|	论文格式 \|	本科论文 \|	论文老师 \|	论文出售 \|	论文发表 \|	发表供需\|	教育导航	我的无忧